【题目编号】MC1-1283
【题目】D 触发器是一种时序逻辑电路，具有数据输入端 D、时钟输入端 CK 和数据输出端 Q。若将 D 触发器的 Q 端反相之后连到 D 端，则在每次 CK 上升沿到来时会发生什么？
【答案】A
[A]2 分频；若 CK 的频率为 f，则 Q 端输出信号的频率为 f/2
[B]2 倍频；若 CK 的频率为 f，则 Q 端输出信号的频率为 2f
[C]移相：Q 端输出信号与 CK 相差 90°
[D]反相：Q 端输出信号与 CK 相差 180°
考点速览
这道题问的是把 D 触发器的 Q 端反相之后接回 D 端会产生什么效果。每来一个时钟上升沿，触发器就采一次数据，而采到的数据恰好是当前输出的反相值，于是输出在每一次时钟边沿都翻一次。翻一次需要半个输出周期，两次翻转构成一个完整周期，结果是输出频率正好等于时钟频率的一半。答案是选项 A，二分频。
这个接法在数字电路里有个专门的叫法——翻转触发器，意思是每个时钟边沿必翻转一次。它是分频器最小的一个单元，把若干个这样的单元串起来，就能得到四分之一、八分之一、十六分之一等一串时钟。
把反相输出接回输入会发生什么
顺着边沿一步步推演最清楚。设初始时 Q 为低电平，那么 D 端收到的是它的反相，也就是高电平。第一个上升沿到来，Q 采到高电平，输出翻成高；这时 D 端跟着变成低电平。第二个上升沿到来，Q 采到低电平，输出翻回低。此后照此循环，每来一个时钟上升沿输出就翻转一次。
一个输出周期包含两次翻转：低到高一次，高到低一次。每次翻转间隔一个时钟周期，所以输出周期等于两个时钟周期，输出频率等于时钟频率的一半。若时钟频率记作 f，输出频率就是 f 除以二。
这个结构还有个附带好处：输出波形的占空比固定为百分之五十。因为高低电平各占一个完整的时钟周期，无论时钟本身的占空比是否标准，分频之后的波形都是对称方波。需要标准方波时钟的数字系统很看重这一点。
波形、占空比与计数含义
从计数角度看，一个翻转触发器就是一位二进制计数器：每个时钟边沿加一，最低位在零与一之间循环。它的输出最低位每两个时钟周期完成一次零到一的循环，这正是频率减半的另一种解释。把两级翻转触发器串起来，第一级输出作为第二级的时钟，就得到四分频；再串一级得八分频。
串接时要注意触发沿的方向。如果第一级是上升沿触发，输出波形的下降沿对应输入的上升沿，第二级若也用上升沿触发，级联之后得到的仍是二分频关系，但输出相位与预期可能差半拍。工程上常把分频链中的触发器交替设计成上升沿与下降沿触发。
分频还有一种做法是用计数器加比较：让计数器数到某个值时输出翻转。这种办法可以得到任意整数分频比，不必是二的整数次幂，代价是需要更多逻辑资源。翻转触发器是最省资源的那一种，专门用于二的整数次幂分频。
分频链在收发信机里的位置
分频是频率合成的基础环节。锁相环里的可编程分频器把压控振荡器的高频输出分频到与参考频率可比的范围，鉴相器比较两者相位，环路滤波器把误差电压送回振荡器，最终把振荡频率锁定在参考频率的整数倍上。小数分频、双模分频这些常见结构，内部都是由一串可预置的触发器搭起来的。
直接数字合成（Direct Digital Synthesis，DDS）同样离不开分频：相位累加器按频率控制字累加，输出经数模转换得到正弦波，其中的时钟分频环节也是由翻转触发器搭成的分频链。
逐项辨析
选项 A 正确：每个时钟上升沿输出翻转一次，输出周期是时钟周期的两倍，所以输出频率为 f 除以二，属于二分频。这是 Q 反相接回 D 端后的必然结果。
选项 B 说这是二倍频，输出为 2f。倍频意味着输出频率高于输入，靠的是非线性器件产生谐波再选频，或者用延迟线与异或门组合出脉冲。触发器每个时钟边沿最多改变一次状态，输出变化速率不可能超过时钟速率，做不到倍频。
选项 C 说输出与时钟相差九十度。移相九十度是模拟或数字移相网络的功能，靠的是对相位而非频率的变换。二分频器输出与输入之间确实存在固定相位关系，但那不是它的主要作用，与选项描述的“相差九十度”也不相符。
选项 D 说输出与时钟相差一百八十度，即反相。反相意味着频率相同、相位相反，而这里输出频率已经降为一半，两者不是同频信号，谈不上固定的相位差。把“翻转”理解成“反相”是这道题最常见的误解：翻转描述的是边沿动作，反相描述的是同一频率下的相位关系，两个概念不在一个层面上。
应试要点
Q 反相接回 D 端，记“每个时钟边沿翻一次，两个时钟一个周期”，即二分频，输出为 f 除以二，答案是选项 A。占空比固定百分之五十，这是它的附带优点。排除干扰时抓住一条底线：触发器每个时钟沿只改变一次状态，输出频率不可能高于时钟频率，凡是写着倍频的选项都不必细看。
