【题目编号】MC1-1270
【题目】很多业余无线电收发信机都在本机振荡电路中使用了直接数字频率合成器（DDS）。它的主要特点是：
【答案】A
[A]电路结构简洁，无锁相捕捉范围限制，相位噪声低，跳换频率速度快
[B]采用同样等级的参考振荡器时频率稳定度优于锁相环频率合成器
[C]与锁相环频率合成器相比，可以使用速度较低的数字逻辑器件
[D]直接产生纯净的正弦波信号，无需任何形式的滤波
考点速览
这道题问直接数字频率合成器（direct digital synthesizer，DDS）的主要特点。正确答案是一串并列的优点：电路结构简洁、没有锁相捕捉范围的限制、相位噪声低、跳换频率速度快。其余三项分别拿稳定度、器件速度和输出纯度做文章，每一句都恰好说反了。
相位累加器怎么合成出频率
DDS 的核心是一只相位累加器。参考时钟每来一个周期，累加器就把频率控制字加上一次，累加器的数值代表当前相位，拿它去查正弦查找表，得到对应的幅度数码，再由数模转换器（digital-to-analog converter，DAC）变成模拟量，最后经低通滤波器整形。
输出频率由频率控制字与时钟频率的比值决定，等于控制字乘以时钟频率再除以累加器容量的关系式。举一组数量级：时钟一百兆赫兹、累加器三十二位时，频率分辨率不到零点零三赫兹，也就是相邻两个可用频率之间只差这么一点点。改变控制字，输出频率立刻跟着变，换频在几个时钟周期内完成，落点相位还是连续的，不会跳相。
整套东西没有电感电容谐振回路，也没有压控振荡器，所以结构比锁相环简单，并且不存在锁相环那种需要捕获、可能失锁的问题。
逐项辨析
选项 A 正确。结构简洁、无锁相捕捉范围限制这两条直接来自它的数字开环架构；相位噪声低也有道理——DDS 本质是对参考时钟做数字分频，输出相位噪声等于时钟噪声按分频比折算后的改善值，凭空多出来的宽带噪声很少，不像锁相环还要背上一只宽带可调振荡器的本征噪声；跳换频率快则得益于换频只是改一个数字。
选项 B 错。DDS 不产生频率，它只是把参考时钟切分，长期频率稳定度完全等于参考时钟，一分不多一分不少。用同等级参考的锁相环锁定之后稳定度同样等于参考，所以"优于锁相环"没有依据；反过来讲，近端相位噪声上 DDS 往往还吃亏一些。
选项 C 错。DDS 恰恰是催着数字逻辑往快里跑的电路：相位累加器每个时钟周期都要完成一次加法，DAC 每个周期都要完成一次转换，时钟频率越高输出频率上限越高。说它能用速度较低的数字逻辑器件，与事实相反。
选项 D 错。DAC 给出的是阶梯状的近似正弦，频谱里既有量化噪声也有大量杂散和镜像分量，落在时钟频率加减输出频率这些位置。要得到干净的正弦波，必须接低通或带通滤波器把这些分量滤掉。题面说"无需任何形式的滤波"，与实际做法不符。
杂散是 DDS 的主要短板
优点说得再多，DDS 也有明显的软肋，那就是输出频谱里的杂散（spurious）分量。相位累加器的位数多于查找表的地址位数时要截断，截断误差具有周期性，会在某些频率上形成离散的杂散；数模转换器的量化误差和器件非线性也会带来杂散；此外输出频谱在时钟频率加减输出频率的位置上还有镜像分量。这些分量虽然有滤波器可以压制一部分，但落在通带内的那部分只能靠加大查找表深度、提高转换器位数和采用抖动技术来摊平。这也解释了选项 D 为什么错得离谱：DDS 不但需要滤波，而且滤波器的设计是它的关键环节。
DDS 与锁相环各管一段
两者并非替代关系，而是长处互补。DDS 分辨率细、换频快、相位可控，缺点是输出频率上不去、杂散偏多；锁相环输出频率高、频谱干净，缺点是频率分辨率和换频速度受分频比与环路带宽的制约。常见的混合做法是用 DDS 产生的低频信号去当锁相环的参考，把细分辨率和快速换频交给 DDS，把高频输出和频谱纯度交给锁相环，这也从侧面说明了选项 B 为什么站不住。
应试要点
DDS 的四条优点按顺序记：结构简单、无捕获范围之限、相位噪声低、换频快。两个数字记牢——偏离载波一赫兹带宽内的噪声用相对载波的分贝数每赫兹表示；频率分辨率等于时钟频率除以累加器容量。凡说 DDS 稳定度超过参考时钟、可用慢速逻辑、输出免滤波，都是错的。
