【题目编号】MC4-1055
【题目】由电感为 L 的线圈和容量为 C 的电容组成的并联电路的总阻抗为：
【答案】ABCD（多选题）
[A]谐振时呈现最大值
[B]高于谐振频率呈现电容特性
[C]低于谐振频率呈现电感特性
[D]频率为零时呈现短路特性
考点速览
本题考由电感（inductance，符号 L）与电容（capacitance，符号 C）组成的并联谐振回路（parallel resonant circuit）在四个不同频段上表现出的阻抗性质，是交流电路与谐振回路部分最基础、也最容易记反的一块。四个选项分别对应谐振点、高于谐振的频率、低于谐振的频率以及频率为零的直流情况，答案要求全部选中，也就是四句话都成立。把导纳随频率的变化规律推一遍，这四条不需要死记。
并联回路的导纳与阻抗算式
并联回路的导纳（admittance）等于两条支路导纳之和：电容支路的导纳是 jωC，电感支路的导纳是 1/(jωL)，合起来写成 Y = j(ωC − 1/(ωL))。总阻抗就是导纳的倒数，Z = 1/Y。式中的 ω 是角频率，等于二乘三点一四乘频率。谐振发生在导纳虚部为零的那一刻，也就是 ωC = 1/(ωL)，解出谐振角频率 ω₀ = 1/√(LC)，对应的谐振频率 f₀ = 1/(2π√LC)。谐振时回路呈纯电阻，理想无损回路的这个电阻趋于无穷大；实际线圈总有损耗电阻，谐振阻抗是个有限值，但仍是整个频段上的最大值，可以拿特性阻抗（characteristic impedance）ρ = √(L/C) 与品质因数（quality factor）Q 相乘来估算，谐振阻抗大致等于 Q 乘 ρ。
谐振点上还有两件事值得记住。一是两条支路的电流大小相等、方向相反，回路内部形成环流，环流的大小约等于外部总电流的 Q 倍；所以并联回路谐振时虽然外部总电流不大，线圈与电容里流过的电流却可能相当可观，元件的载流能力要按这个环流来估算。二是谐振阻抗与元件参数的关系可以写成 L 除以损耗电阻与电容之积，在损耗电阻不变的前提下，电感取大一些、电容取小一些，谐振阻抗就更高，这也是并联谐振回路与串联谐振回路取参数方向相反的一个原因。
阻抗随频率走出的四个区段
把频率从零往上扫一遍，并联回路的行为很整齐。频率低于谐振点时，感抗小、容抗大，电感支路的导纳压过电容支路，导纳虚部为负，回路整体呈感性，总阻抗随频率升高而增大。到达谐振点时，两条支路的电流大小相等、方向相反，外部总电流最小而回路内部环流最大，总阻抗升到峰值。频率越过谐振点后，电容支路的导纳后来居上，导纳虚部转正，回路转呈容性，总阻抗随频率继续升高而回落。频率再往上走到很高处，容抗趋于零，电容等于把回路两端短接，阻抗又回到零。频率为零的直流状态恰好相反：感抗为零，电感相当于一根导线把回路两端短路，电容相当于开路，两者并联的结果仍是短路，阻抗为零。低频端与高频端各有一个零点，中间鼓出一座尖峰，这就是并联回路阻抗曲线最典型的模样。
如果把阻抗角一起看，规律同样清楚：低频端回路接近纯感性，阻抗角趋近正九十度；向上扫过谐振点时，阻抗角平滑地由正转负并穿越零点，谐振那一刻回路呈纯电阻；到了高频端回路接近纯容性，阻抗角趋近负九十度。阻抗模值那座尖峰、阻抗角那次穿越零点，对应的是同一个谐振点。
逐项辨析
选项 A 说谐振时呈现最大值。谐振点导纳虚部为零，两条支路的电流互相抵消，等效阻抗在理想情况下趋于无穷大，实际回路中也是有限的最大值，这一条成立。
选项 B 说高于谐振频率呈现电容特性。频率高于谐振点时电容支路导纳占优，回路电流超前于电压，等效电抗为负，在外部看来与一个电容等效；频率越高，等效容抗越小，阻抗回落得越快，这一条成立。
选项 C 说低于谐振频率呈现电感特性。频率低于谐振点时电感支路导纳占优，回路电流滞后于电压，等效电抗为正，在外部看来与一个电感等效；频率越往低处走，等效感抗越小，阻抗越低，这一条成立。
选项 D 说频率为零时呈现短路特性。直流下电感就是一根导线，电容是断路，两者并联后回路两端之间的电阻为零。理想电感在直流下的电阻严格为零，实际线圈的直流电阻只有几欧甚至更小，与它自身的谐振阻抗峰值相比完全可以忽略，所以按短路理解没有偏差，这一条成立。
四项全部正确，答案就是全选。这四句话合起来正好是并联回路的一条完整描述，缺任何一条都不完整。
与之相反的串联回路
最容易混淆的是串联谐振回路：同一个电感与电容串联起来，阻抗为 Z = j(ωL − 1/(ωC))，谐振时虚部同样为零，但阻抗取的是最小值，理想情况下只剩下线圈的损耗电阻。也就是说，串联回路谐振时阻抗最小、电流最大，并联回路谐振时阻抗最大、外部电流最小；串联回路在低于谐振时呈容性、高于谐振时呈感性，恰好与并联回路调了个头。判断口诀可以记成：串联看电抗之差，并联看电纳之差，谁的贡献大就随谁的性质。还有一点要注意，并联回路的“最大”是在理想元件意义上讲的，实际峰顶的高低由 Q 值决定，Q 越低峰越矮越胖。
应试要点
三条判据足够应付这一类题：并联回路谐振时阻抗最大，低于谐振呈感性，高于谐振呈容性；直流时电感短路，所以回路两端呈短路，频率极高时电容短路，回路两端同样呈短路；串联回路一律反过来记。看到“并联”两个字，先把谐振点的最大值定住，其余区段顺着电纳的正负号推一遍，就不会错。
