10-5 主单元原理图(MAIN-4)

10-5 主单元原理图(MAIN-4)

图 10-5 主单元原理图(MAIN-4)(英文原图,位号与网络名保留原文)

本页(英文原版 10-5)图题标注为 • MAIN UNIT (MAIN-4),是主单元的数字信号处理页。

核心为 DSP IC901(TMS320C6745DPTPA3),左侧配 EN25QH32A 程序 FLASH(IC902),周边有音频 A/D IC1001(PCM1802DBR)、D/A IC971/IC991(PCM1754DBQ)、TS462CPT 与 NJM2904 运放、TC7W53FK 模拟开关,以及 1R2V、3R3V、AD5V 等电源。DSP 经 DSPCK/DSPR/DSPX、DCSR/DCSX、HSK0/HSK1、DRESH/DRESD 与主 CPU、FPGA 交换数据,经 BCLK/MCLK/FRM 与音频转换器同步;滤波与解调参数由 FPGA 侧下发的 DFR_MOD、DFX_DET、DFX_AGC、FPR_MOD、FPX_DET、FPX_AGC、RSSI 等信号控制。发射/接收音频异常而 RF 通路正常时,重点查本页的 A/D、D/A 转换与 DSP 供电。

关键标注术语

图中标注 中文 说明
MAIN UNIT (MAIN-4) 主单元第 4 页 本页图题
TMS320C6745DPTPA3 DSP 型号 IC901,调制解调与滤波核心
EN25QH32A 程序 FLASH IC902,DSP 程序存储器
PCM1802DBR 音频 A/D IC1001,模拟音频数字化
PCM1754DBQ 音频 D/A IC971/IC991,数字音频还原
TS462CPT / NJM2904CRB1 运放 音频输入/输出缓冲与滤波
TC7W53FK 模拟开关 音频通路切换
DSPCK / DSPR / DSPX DSP 接口信号 时钟/读/写控制
DCSR / DCSX DSP 片选(读/写) 选中 DSP 接口
HSK0 / HSK1 握手信号 与主 CPU/FPGA 的握手
DRESH / DRESD DSP 复位/复位延时 复位相关信号
BCLK / MCLK / FRM 音频位时钟/主时钟/帧同步 与 A/D、D/A 同步
DFR_MOD / DFX_DET / DFX_AGC 解调/检波/AGC 控制 DSP 侧信号(原文缩写)
FPR_MOD / FPX_DET / FPX_AGC 调制/检波/AGC 控制 FPGA 接口信号(原文缩写)
RSSI 接收信号强度指示 送主控用于 S 表/AGC
/CAL / /FPCAL 校准(低有效) 校准模式控制
AAF 抗混叠滤波器 A/D 之前的模拟低通
UMOD / AMOD 调制/解调信号 音频调制解调通路
DSPR / DSPX 与 SPCK/SPDO 串行/并行接口 与 FPGA 的数据交换
1R2V / 3R3V / AD5V / 5V / 14V 电源网络 DSP 与模拟电路供电

对应原手册页码:10-5(英文版 p66)

IC-7300 维修手册(中文版) / 10-5 主单元原理图(MAIN-4) 0 字 0 行 bg8lng
2026-10-31T13:27:12.134538054Z 2026-10-31T13:29:52.169984736Z