3-3 主单元

直接采样架构：ADC/DAC、FPGA 数字中频、DSP 处理、音频通道、时钟与电源。

IC-7300 采用直接变频（Direct Conversion）系统：接收信号由 A/D 转换器直接变成数字信号，再由 FPGA 转换为 36 kHz 中频信号，最后交 DSP 处理。

发射信号由 DSP 处理后转换为发射中频信号；该中频信号由 FPGA 转换为射频信号，再转换为模拟发射信号。由于中频信号在 FPGA 内直接以数字方式处理，因此不需要任何模拟超外差（heterodyne）电路，例如中频电路。

原文如此：首段称 Direct Conversion（直接变频），下文又称 Direct Sampling（直接采样），两者指的都是本节这种「A/D 直接采样 + FPGA 数字处理」的架构。

接收信号处理

外部衰减器与 A/D 转换

来自射频单元的接收信号经 TX/RX 切换二极管（D1231）后，送到外部衰减器（PIN 二极管 D1251）。该衰减器由 D/A 转换器（IC971）输出的 AGC 电压控制，用于调整接收信号电平，使信号幅度落在 A/D 转换器的输入动态范围内。

在传统收发信机中，接收信号电平（增益）由 DSP 在外部 AGC 电路之前控制。但在直接采样（Direct Sampling）系统中此法行不通，因为 RF 增益控制无法阻止 A/D 转换器过输入。现在改为增设外部 AGC 电路，而不再使用 DSP 内部的 AGC 电路。

经过电平调整的接收信号送入 A/D 转换器，转换为数字信号；转换后的数字信号送入 FPGA（IC1351），在 FPGA 内把接收信号转换为 36 kHz 的 IF 信号。

FPGA

FPGA（Field-Programmable Gate Array，现场可编程门阵列）是可以用数字方式配置芯片内部「虚拟电路」的器件。决定其工作方式的程序写在外部 EEPROM 中，在收发信机开机时加载；因此即使器件已装到 PCB 上，仍可通过重新编程重构电路。

FPGA（IC1351）利用数学运算，通过控制数字位完成下变频与滤波。

来自射频单元的接收信号已由 A/D 转换器转换为数字数据流。转换后的数据以比特流的形式、连同采样信号的频谱一起送入 FPGA，通过对数字位的运算进行处理。FPGA 用数学方法处理信号，以数字方式实现振荡与混频（镜像抑制混频器，Image rejection mixer），效果等同于在硬件下变频电路中处理信号。处理后的信号送入 DSP（IC901）。

解调器与 D/A 转换器

36 kHz 的 IF 信号由 DSP（IC901）数字解调并处理，其设计完全以 IC-7100 为基础。内部 AGC 控制、解调、降噪（NB、NR 与 Notch 陷波滤波器）和静噪（squelch）功能也与 IC-7100 相同。

DSP（IC901）解调处理后的信号送入 D/A 转换器（IC991），转换为模拟 AF 信号，该 AF 信号再送入 AF 电路。

AF 电路

AF 信号先由 AF 放大器（IC992）放大，再由 D 类 AF 功率放大器（IC721）放大，最大可输出 2.5 W（8 Ω、1 kHz、10% 失真）。放大后的信号经低通滤波器（L731、L732、C731~C735）衰减不需要的频率成分，再经扬声器开关（SW，Q746）送到扬声器。

当外部扬声器接到 [EXT-SP] 插孔时，内部扬声器（SP1）的音频输出断开。

FPGA 方框图（接收电路）

框图标注（保留英文）：A/D、D/A、ATT、BPF、LPF、AAF、DET、AGC DET、IF AMP、LO (DDS)、90° Phase shift（90° 移相）、Image Rejection Mixer（镜像抑制混频器）、Mixer（混频器）、36 kHz、FPGA (IC1351)、DSP (IC901)、SP。

发射信号处理

MIC 放大器与 A/D 转换器

前面板 [MIC] 连接器的音频信号经 MIC 放大器（IC1002）放大后，送入 A/D 转换器（IC1001）转换为数字信号。[ACC] 插座的音频信号经静音开关（mute SW，IC1003）和低通滤波器（IC1002）也送入 A/D 转换器（IC1001），同样转换为数字信号。转换后的数字信号送入 DSP（IC901）作音频处理。

调制与 D/A 转换器

信号在 DSP（IC901）中进行数字调制，产生 36 kHz 的发射 IF 信号，然后送入 FPGA（IC1351）。

话筒的音频信号已由 A/D 转换器转换为数字数据流；转换后的数据送入 DSP（IC901）作数字处理，得到已调制的 36 kHz 发射 IF 信号。

FPGA

发射 IF 信号送入 FPGA（IC1351）。FPGA 用数学方法处理信号，以数字方式实现振荡（TX LO）与混频（镜像抑制混频器），效果等同于在硬件上变频电路中处理信号。处理后的信号送入 D/A 转换器，转换为模拟 RF 发射信号。

RF 信号处理

在 FPGA（IC1351）中处理并上变频后的发射信号送入 D/A 转换器（IC1331），转换为模拟发射信号。该信号经低通滤波器（L1281、L1282、C1281、C1283、C1285）衰减发射信号中不需要的频率成分后，送入射频单元。

FPGA 方框图（发射电路）

框图标注（保留英文）：A/D、D/A、ATT、LPF、BPF、MIC AMP、MOD、AMOD、MUTE、BUFF、LO (DDS)、90° Phase shift（90° 移相）、Image Rejection Mixer（镜像抑制混频器）、Mixer（混频器）、36 kHz、Transmit IF（发射 IF）、Transmit RF signal（发射 RF 信号）、TX LO、FPGA (IC1351)、DSP (IC901)、IF-DSP (IC901)、SP。

主单元的接口与位号

框图把主单元对外连接画成两处：J1302（13 脚）与 J1（8 脚），并在周围标出 DISPLAY UNIT、MIC UNIT、PHONE UNIT、AF OUT、GND、MIC U/D、MIC、+8V、SQL、PTT 等。具体连接关系以第 6 节原理图为准。

时钟相关标注：XTAL、41.344 MHz（41.344 MHz）、DACLK、X1201、Q1201、Q1202、IC1211、LVDS DRIVE（IC1212）。

原文如此，待核：框图中的时钟频率在第 13 页标为 124.033 MHz、在第 15 页标为 124.032 MHz，两处原文不一致。

J1302 引脚标注（框图）

引脚定义与 [ACC] 插座对应。

对应原手册页码：3-4~3-6（英文版 p13-15）